جریان درین القا شده از گیت ((GIDL)) در ترانزیستور اثر میدانی سیلیکان بر روی عایق (SOI MOSFET) یکی از مولفه های اصلی جریان نشتی محسوب می شود. جریان (GIDL) نقش مهمی را در زمان نگهداری اطلاعات در سلول های DRAM و توان مصرفی در سوئیچ های ترانزیستوری ایفا می کند و به عنوان یکی از عوامل محدود کننده مقیاس پذیری افزاره های SOI MOSFET مطرح می شود. در این مقاله تکنیک جدیدی را برای کاهش جریان (GIDL) و به دنبال آن جریان حالت خاموش در افزاره SOI MOSFET در ابعاد نانو پیشنهاد می کنیم. با بکارگیری اکسید گیت با ضخامت نامتقارن می توان جریان (GIDL) را بدون از دست دادن جریان حالت روشن و کنترل گیت بر کانال کاهش داد. کاهش جریان نشتی موجب کاهش توان مصرفی در سوئیچ های ترانزیستوری می گردد. به علاوه نشان داده ایم که طول بهینه ای از کانال وجود دارد که به ازای آن جریان حالت خاموش کمینه می شود بدون آنکه جریان حالت روشن از دست برود.