مصرف توان استاتيک بعنوان يک عامل مهم در مدارات بشمار مي رود، کاهش تکنولوژي از لحاظ طول کانال در مدارات VLSI موجب افزايش توان نشتي مي شود، دراين مقاله از روش Powergating در طراحي مدار تمام جمع کننده در ناحيه زير آستانه استفاده شده است. مدار جمع کننده پيشنهادي با تکنولوژي 180 نانومتر شبيه سازي گرديده است.نتايج شبيه سازي بهبود قابل ملاحظه اي از نظر توان مصرفي را نشان مي دهد.