الگوريتم رمزنگار معماگر، يک الگوريتم رمزنگار قطعه اي با قطعه ورودي، خروجي و کليد 610 بيتي مي باشد. طراحان اين الگوريتم آنرا براي پياده سازي سخت افزاري مناسب مي دانند. در اين مقاله ضمن بررسي اين ادعا به طراحي يک پردازنده خاص منظوره جهت پياده سازي الگوريتم رمزنگار معماگر بر روي FPGA مي پردازيم. اين پردازنده خاص منظوره با هدف رمز / ترجمه رمز کردن يک قطعه ورودي در هر پالس ساعت طراحي شده است. نتايج حاصل از سنتز طرح بر روي تراشه Virtex-XCV560 نشان مي دهد که پردازنده طرح شده با فرکانس پالس ساعت 49.5 مگاهرتز توانايي رمز / ترجمه رمز کردن داده ها با سرعت 7.92 گيگابيت بر ثانيه را خواهد داشت. مقايسه نتايج بدست آمده از سنتز طرح انجام شده با نتايج گزارش شده در براي سنتز الگوريتم هاي فيناليست AES و سنتز 3DES نشان مي دهد، الگوريتم رمزنگار معماگر قابليت پياده سازي سخت افزاري با مقدار Throughput/Area بالا را دارد.