



استفاده از مسیر پیشخور به جهت افزایش پهنای باند در یک تقویت کننده سه طبقه فیدبک فعال تک خازنی با بار خازنی کوچک

سعیدحسین زاده^۱، علی حیدری^۲

^۱دانشگاه آزاد اسلامی واحد رشت، علوم تحقیقات گیلان Saeed_hz13@yahoo.com

^۲استاد یار-دانشکده فنی گروه برق، دانشگاه گیلان a.heidari@guilan.ac.ir

ای در تقویت کننده‌های دو طبقه است. برای تقویت کننده‌های سه طبقه جبران سازی میلی تودرتو^۱ (NMC) با ایده مشابه پیشنهاد شد [۲]. وقتی تعداد طبقات زیاد می‌شود، نه تنها GBW به خاطر وجود خازنهای جبران ساز محدود می‌شود همچنین به دلیل فضای اشغالی خازنهای درون تقویت کننده سطح مصرفی افزایش پیدا می‌کند. به همین دلیل جبران سازی میلی تودرتو با افزایش طبقات با مشکل مواجه خواهد شد. تلاش‌های بسیار زیادی در دو دهه اخیر به جهت توسعه جبران سازی فرکانسی صورت گرفته است. که سهم NMC بدلیل پایه جداسازی قطبها از همه تکنیک‌ها بیشتر است و حتی به جهت افزایش پهنای باند جبران سازی ترانساینی تودرتو^۲ (NGCC) پیشنهاد شد [۴]. اما اساساً وجود دو خازن جبران ساز تودرتو برای داشتن پهنای باند وسیع مطلوب نخواهد بود.

روش‌های دیگری همچون جبران سازی غیراستاندارد NMC به مانند جبران سازی فرکانسی کنترل کننده ضریب میرایی^۳ (DFCFC) و جبران سازی به روش ردیابی^۴ (ETC) به ترتیب در [۵] و [۶] ارائه شدند که خازن جبران ساز، اتصالی بین خروجی و طبقات بهره اصلی تقویت کننده صورت نمی‌دهد که همین امر باعث خواهد شد که خازن در گره خروجی کاهش یابد، که در DFCFC تکنیک جداسازی قطبها و در ETC تکنیک حذف صفروقطب عواملی به جهت افزایش پهنای باند هستند. از آنجاکه تمامی روشهای مطرح شده از عناصر غیر فعال جهت جبران سازی استفاده می‌کنند پهنای باند حاصل به خصوص وقتی که توان مصرفی در سطح پایینی باشد، برای کاربردهای سرعت بالا محدود می‌شود.

روش بهتر جبران سازی فرکانسی فیدبک فعال^۵ (AFFC) می‌باشد که پهنای باند وسیعتری را نسبت به سایر روشها فراهم می‌سازد [۷]. روش

چکیده- در این مقاله یک جبران سازی فرکانسی با فیدبک فعال تک خازنی به همراه مسیر پیشخور در تقویت کننده سه طبقه با بار خازنی کوچک ارائه شده است. تقویت کننده فیدبک فعال پیشنهاد شده تنها با یک خازن جبران ساز با مقدار کوچک می‌تواند پایدار شود، به واسطه خازن جبران سازی کوچک و مسیر پیشخور پهنای باند عریضی حاصل خواهد شد. مدار در تکنولوژی استاندارد $0.18 \mu\text{m}$ CMOS طرح شده است، تقویت کننده سه طبقه پیشنهاد شده گین dc بالاتر از 130 dB ، 18.9 مگاهرتز GBW، و متوسط سرعت چرخش $5.75 \frac{\text{V}}{\mu\text{s}}$ را حاصل می‌کند. توان مصرفی این تقویت کننده 90 میکرووات، خازن جبران ساز و بار خازنی به ترتیب 0.7 pF و 20 pF می‌باشد، ضمناً ولتاژ تغذیه 1.27 است. مدار پیشنهادی پهنای باند نسبت به توان را در مقایسه با آخرین کار مشابه 2 برابر بهبود می‌دهد.

کلمات کلیدی- تقویت کننده، جبران سازی فرکانسی، جبران سازی فیدبک فعال تک خازنی، پهنای باند.

۱- مقدمه

امروزه در بسیاری از کاربردهای مدارات مجتمع، نیاز به تقویت کننده‌ای بابهره بالا، GBW عریض و همچنین سوئیچینگ سیگنال خروجی بزرگ است. روشهای مرسوم مانند کسکود کردن و گین بوستینگ که به جهت افزایش بهره در تقویت کننده‌های یک طبقه پیشنهاد شدند باعث کاهش سوئیچینگ خروجی خواهند شد [۱]. در نتیجه هرچا نیاز به بهره بالا و سوئیچینگ خروجی بزرگ باشد، راهکار استفاده از تقویت کننده‌های دو طبقه، سه طبقه و چند طبقه می‌باشد [۲]. ما در این مقاله بر روی تقویت کننده سه طبقه متمرکز خواهیم شد. مشکل اصلی تقویت کننده‌های سه طبقه در این است که قطب‌های فرکانس پایین به تعداد طبقات زیاد می‌شود که نهایتاً با مشکل پایداری روبرو خواهیم شد [۳]. روش جبران سازی میلی تودرتو به عنوان جداسازی قطبها تکنیک شناخته شده-

¹Nested Miller Compensation(NMC)


²Nested Transconductance Capacitance Compensation(NGCC)

³Damping-Factor-Control Frequency Compensation(DFCFC)

⁴Embedded Tracking Compensation(ETC)

⁵Active Feedback Frequency Compensation(AFFC)

NMC از پهنای باند محدود رنج نمی‌برد. همانطور که دیده می‌شود خازن جبران‌ساز C_a به این منظور با طبقه غیروارونگر A_{va} سری شده است که مانعی برای شارش سیگنال جریان پیشخور فرکانس بالا از خروجی A_{v1} به خروجی کل تقویت‌کننده شود که در نتیجه صفر سمت راست ناشی از این جریان پیشخور حذف خواهد شد. همچنین مقاومت ورودی محدود طبقه R_a به همراه خازن C_a تولید یک صفر سمت چپ می‌کند که باعث افزایش حاشیه فاز می‌شود در نتیجه پایداری تقویت‌کننده را بهبود می‌بخشد.



شکل ۲: ساختار تقویت‌کننده سه طبقه فیدبک فعال تک خازنی [۱۱]

در ادامه در بررسی پایداری خواهیم دید، چطور قطب‌های غیرغالب مختلط توسط طبقات A_{va} ، A_{vf} و همچنین C_a کنترل می‌شود که نیاز به یک خازن اضافی را از بین می‌برد. علاوه بر این طبقات A_{v3} و A_{v1} در این ساختار می‌توانند در کنار هم یک طبقه شبه پوش پول کلاس-AB در خروجی محقق سازند که باعث بهبود سرعت چرخش تقویت‌کننده می‌شود.


همانطور که در شکل ۲ دیده می‌شود G_{mi} ، R_i و C_i به ترتیب به عنوان ترانسانایی، مقاومت خروجی و خازن پارازیتی گره i ام طبقات بهره می‌باشد. G_{ma} می‌تواند یک گیت مشترک باشد که مقاومت R_a یا ورودی آن $1/G_{ma}$ می‌باشد. رابطه (۱) که در پایین آمده است تابع انتقالی تقویت SCAFC را بیان می‌کند و برابر خواهد بود با:

$$A_v(s) \approx \frac{A_{dc}(1+s\frac{C_a}{G_{ma}})(1+s\frac{G_{mf}C_2}{G_{m2}G_{m3}})}{(1+\frac{s}{p-3dB})(1+s\frac{G_{mf}C_2}{G_{m2}G_{m3}}+s^2\frac{C_1C_2C_L}{G_{m2}G_{m3}C_a}+s^3\frac{C_1C_2C_L}{G_{m2}G_{m3}G_{ma}})} \quad (1)$$

بهره ولتاژ dc برابر با $A_{dc} \approx G_{m1}G_{m2}G_{m3}R_1R_2R_L$ ، قطب غالب $p-3dB = \frac{1}{C_a G_{m2} G_{m3} R_1 R_2 R_L}$ و همچنین $GBW = \frac{G_{m1}}{C_a}$ برای تقویت‌کننده SCAFC برقرار است. در تابع انتقالی دیده می‌شود صفر سمت چپی که وابسته G_{mf} حاصل شد قطبی را با استفاده از خاصیت دوبلت در کسر حذف می‌کند از این رو رفتار مدار از قطب‌های غیر غالب و صفر سمت چپی که از مقاومت ورودی طبقه A_{va} حاصل می‌شود پیروی می‌کند. با ساده‌تر نوشتن تابع انتقالی در رابطه (۲) برای SCAFC داریم:

فوق نسبت پهنای باند به توان و سرعت چرخش به توان را به ترتیب ۱۴ و ۹ مرتبه از یک NMC معمول بهبود می‌بخشد [۸]-[۱۱].

شکل ۱ مقایسه‌ای بین پهنای باند روش AFFC در مقابل روش‌هایی با فیدبک غیر فعال در بار خازنی مشابه را نشان می‌دهد. تکنیک AFFC از یک طبقه بهره مثبت سری با خازن جبران‌ساز استفاده می‌کند که در نتیجه خازن کوچکتری به جهت جبران‌سازی مورد استفاده قرار می‌گیرد که مقایسه با سایر روش‌های جبران‌سازی با فیدبک غیرفعال سطح تراشه به طور موثر کاهش می‌یابد که در نتیجه هم پهنای باند و هم پاسخ‌های گذرا بهبود داده می‌شود [۸].



شکل ۱: مقایسه پهنای باند توپولوژی‌های جبران‌سازی فرکانسی مختلف [۸]

در بخش دوم این مقاله ابتدا تقویت‌کننده فیدبک فعال تک خازنی^۱ (SCAFC) ارائه شده است [۱۱] که قادر می‌باشد تقویت‌کننده سه طبقه با بار خازنی کوچک را تنها با یک خازن آنهم با مقدار کم پایدار کند که هم GBW و هم فضای اشغالی کل تقویت‌کننده به طور قابل ملاحظه‌ای بهبود می‌یابد. در بخش سوم مدار پیشنهادی ارائه خواهد شد و همچنین نتایج شبیه‌سازی و مقایسه‌ای بین کارهای انجام شده در بخش چهارم ارائه شده است.

۲- جبران‌سازی فیدبک فعال تک خازنی (SCAFC)


ساختار کلی یک SCAFC، که شامل بلوک ورودی، بلوک با بهره زیاد^۷ (HGB) و یک بلوک سرعت بالا^۸ (HSB) می‌باشد در شکل ۲ نشان داده شده است. بهره dc تقویت‌کننده به وسیله طبقات کسکید شده A_{v1} ، A_{v2} و A_{v3} حاصل می‌شود که بهره بالاتر از ۱۰۰dB را فراهم می‌کند، و همانطور که ملاحظه می‌شود هیچ خازن جبران‌سازی به طور مستقیم بین خروجی و طبقات میانی قرار نگرفته است، که در مقابل

^۶ Single Capacitor Active Feedback Compensation (SCAFC)

^۷ High Gain Block (HGB)


^۸ High Speed Block (HSB)

شکل ۴ ساختار کلی تقویت کننده پیشنهاد شده را نشان می دهد. در این طراحی از موقعیت بار کسکود آینه جریان طبقه اول به عنوان فیدبک فعال مورد استفاده قرار گرفت، طوری که در طراحی های پیشین از یک طبقه گیت مشترک یا بافر جریان به طور مجزا استفاده شد، از اینرو در این روش علاوه بر اینکه از ترانزیستورهای اضافی به جهت بایاس طبقه فیدبک فعال استفاده نمی شود می توانیم در مصرف توان اقدامی بهینه صورت دهیم.



شکل ۴: ساختار تقویت کننده فیدبک فعال تک خازنی به همراه مسیر پیشخور

چگونگی عملکرد مسیر پیشخور جدید را می توان با مدل سیگنال کوچک شکل ۵ نمایش داد.



شکل ۵: مدل سیگنال کوچک تقویت کننده پیشنهاد شده

همانطور که در شکل ۵ مشاهده می شود مسیر پیشخور جدید جریانی به مانند $g_{m2}V_2$ به مدار تزریق می کند که باعث می شود قطبهای غیر غالب که به ترانسسانیی طبقه سوم وابسته هستند و رابطه مستقیم دارند، به فرکانسهای بالاتر منتقل شوند. کارهای مشابهی در [۱۲] - [۱۵] انجام پذیرفته، اما این مدار دارای یک خازن می باشد.

۳-۱- آنالیز سیگنال کوچک تقویت کننده

همانطور که در شکل ۵ دیده می شود به جهت تحلیل بلوک سرعت بالا می توان ساختار بلوک مذکور را به مانند شکل ۶ نمایش داد. در فرکانسهای بالا هر تغییر سیگنال ولتاژ خروجی از طریق مقاومت ورودی شبکه فیدبک فعال احساس خواهد شد طوری که خواهیم دید سیگنال در V_a تقریباً برابر با سیگنال در خروجی است که داریم:

$$A_v(s) = \frac{Adc(1+s\frac{Ca}{Gma})}{(1+\frac{s}{p-3dB})(1+s\frac{C1CL}{CaGmf}+s^2\frac{C1CL}{GmaC1CL})} \quad (2)$$

که از رابطه (۲) صفر سمت چپ و قطبهای غیر غالب مختلط $p_{2,3}$ تقویت کننده اینگونه حاصل می شود:

$$Z_{LHP} = \frac{Gma}{Ca} \quad (3)$$

$$p_{2,3} = -\frac{Gma}{2Ca} \pm j\frac{Gma}{2Ca}\sqrt{\frac{4GmfCa^2}{GmaC1CL} - 1} \quad (4)$$


که موقعیت قطبهای غیر غالب از نظر مکانی در رابطه (۵) تحقق یافته است:

$$|P_{2,3}| = \sqrt{\frac{GmaGmf}{C1CL}} \quad (5)$$

که دیده می شود با ماکزیمم کردن G_{mf} و G_{ma} می توانیم $|P_{2,3}|$ را به فرکانسهای بالاتر سوق دهیم و همچنین مشاهده می شود قطبها با C_L رابطه معکوس دارند این بدان معناست که کوچک بودن بار برای مدار مطلوب می باشد یابرای بازه ای از خازنهای بار می تواند مناسب باشد [۱۱].


۳- جبران سازی فیدبک فعال تک خازنی به همراه مسیر پیشخور پیشنهاد شده

جبران سازی فیدبک فعال تک خازنی به همراه مسیر پیشخور که از پایه مدارات با فیدک فعال است، بر این اساس پیشنهاد شد که در مدار SCAFC که در این بخش در شکل ۳ در سطح مداری آورده شده است، به جهت افزایش بهره در طبقه اول از آینه جریان کسکود استفاده شده است چرا که مسیر فیدبک توسط خازن جبران ساز از خروجی تقویت کننده به ورودی یک گیت مشترک (G_{ma}) و سپس از خروجی گیت مشترک به خروجی طبقه اول شکل می گرفت، که دیده می شود نیمی از بهره در طبقه اول به علت مقاومت خروجی گیت مشترک از دست خواهد رفت، علاوه بر این کم شدن مقاومت در خروجی طبقه اولی که قطب غالب در آنجا تشکیل می شود باعث خواهد شد که خازن جبران ساز C_a مقداری بزرگتر اختیار شود تا بتواند قطب غالب را به فرکانسهای پایینتر انتقال دهد.



شکل ۳: تقویت کننده SCAFC در سطح مداری [۱۱]


دلیل حاشیه فاز حدود ۵۹ درجه در مدار این است که قطبهای $p_{2,3}$ که وابسته به g_{mf1} می‌باشند کمی به فرکانسهای بالاتر خواهند رفت، چرا که جریان ترانزیستور G_{mf1} و تبع آن خود مقدار g_{mf1} ، از طریق G_{mf2} به واسطه تزریق جریان در خروجی G_{m2} افزایش پیدا خواهد کرد. در نتیجه اثر صفر سمت چپ به دلیل دور شدن قطبها بروی فاز بیشتر خواهد شد.



شکل ۷: مدار تقویت کننده پیشنهاد شده

۴- نتایج شبیه سازی و مقایسه

برای شبیه سازی و تایید توضیحات بیان شده در تقویت کننده پیشنهادی با توجه به مقادیری که به طور تئوری حاصل شد، مدار را در نرم افزار کیدنس و استاندارد $0.18\mu\text{m}$ CMOS TSMC مدل کرده ایم. تمامی نتایج در بار 20pF صورت گرفته است. شکل ۸ نمودار بود بهره و همچنین فاز سیستم را نشان می‌دهد.




شکل ۸: نمودار بود بهره و فاز

مشاهده می‌شود بهره بیش از 130 dB و حاشیه فاز 59 درجه در $GBW \approx 18.9\text{ MHz}$ حاصل شده است که از اهداف مورد تعقیب در این مقاله محسوب می‌شود. و همچنین پاسخ پله سیستم به ازای دامنه 400 میلی ولت در شکل ۹ پس از شبیه سازی حاصل شده است.

$$\frac{V_A}{V_o} = \frac{r_a}{r_a + sC_a} \approx 1 \text{ (@high frequency)} \quad (6)$$

سپس با گین مثبت فیدبک فعال که یک گیت مشترک است سیگنال V_a را به خروجی بلوک ورودی فیدبک می‌کند. سیگنال تقویت شده در خروجی بلوک ورودی دوباره از طریق مسیر g_{mf1} به منظور کاهش تغییر سیگنال اصلی خروجی پیشخور می‌شود.



شکل ۶: ساختار بلوک سرعت بالا [۱۲]

تابع انتقالی مدار پیشنهاد شده در رابطه (۷) به طور خلاصه آمده است و بهره همه طبقات بزرگتر از یک، و داریم:

$$A_v(s) = \frac{A_{dc}(1+s\frac{C_a}{G_{ma}})}{(1+\frac{s}{p-3dB})(1+s\frac{C_{1CL}}{G_{ma}G_{mf}}+s^2\frac{C_{1CL}C_{LCL}}{G_{ma}G_{mf}})} \quad (8)$$

که بهره ولتاژ dc برابر با $A_{dc} \approx G_{m1}G_{m2}G_{m3}R_1R_2R_L$ ، قطب غالب $\frac{1}{C_a G_{m2}G_{m3}R_1R_2R_L}$ و همچنین $p-3dB = \frac{1}{G_{ma}}$ می‌باشد. به راحتی می‌توان با توجه به مرجع [۱۲] ثابت کرد، افزودن اینگونه مسیره‌های پیشخور تنها پاسخهای گذرا سیستم را بهبود می‌بخشد بدون اینکه اثری در پاسخهای ac گذارند می‌توانیم از تابع انتقالی مشابه استفاده کنیم. رفتار مدار مشابه یک SCAFC است با این تفاوت در این روش قادر خواهیم بود با بهینه کردن مدار GBW را دو برابر افزایش دهیم، شکل ۷ تقویت کننده پیشنهاد شده را در سطح مداری نشان می‌دهد. همانطور که دیده می‌شود، خازن جبران ساز از گره خروجی به کسکود طبقه اول متصل شده است و ترانزیستور M_5 به عنوان یک بافر جریان مورد استفاده قرار گرفته است، که دیده می‌شود مقاومت $\frac{1}{g_{m5}}$ به همراه C_a ایجاد صفر سمت چپ خواهد کرد. و همچنین به علت نوسانات بسیار کم سیگنال در سورس M_5 ، جریانی اندکی به خروجی از طریق خازن جبران ساز C_a شارش پیدا خواهد کرد که در نتیجه صفر سمت راست ناشی از این پدیده در فرکانسهای بسیار بالا ظاهر خواهد شد. همچنین نسبت به مدار SCAFC که C_a بعد از اتصال به گیت مشترک مجزا به درین M_3 متصل می‌شد، از بهره بالاتری برخوردار می‌باشد. با این وجود روابط (۳) تا (۵) بخش دوم برای موقعیت صفر و قطبها کماکان برقرار است. و برای بدست آوردن حاشیه فاز مدار طبق رابطه (۱۱) داریم:

$$PM = 180 - \tan^{-1}\left(\frac{GBW}{p-3dB}\right) - \tan^{-1}\left[\frac{\left(\frac{GBW}{p_{2,3}}\right)}{Q\left[1 - \left(\frac{GBW}{p_{2,3}}\right)^2\right]}\right] + \tan^{-1}\left(\frac{GBW}{Z_{LHP}}\right)$$

$$PM = 90 - \tan^{-1}\left[\frac{\left(\frac{GBW}{p_{2,3}}\right)}{Q\left[1 - \left(\frac{GBW}{p_{2,3}}\right)^2\right]}\right] + \tan^{-1}\left(\frac{g_{m1}}{g_{ma}}\right) \approx 59 \quad (11)$$


جدول ۲: مقایسه مدار پیشنهادی با تقویت کننده‌های با روش جبران‌سازی مختلف

	[۱۶]	[۱۷]	SCAFC [۱]	This Work
Loading(pF)	۱۰	۸	۲۰	۲۰
DC Gain(dB)	>۱۰۰	۸۳	>۱۰۰	>۱۰۰
GBW(MHz)	۲۰	۱۹.۵	۹.۶	۱۸.۹
Phase Margin(°)	۵۵	۵۵.۵	۵۵	۵۹
Power (mW@V _{DD})	۱.۴۷@۳V	۱.۴@۳V	۰.۰۹@۱.۵V	۰.۰۹@۱.۲V
Compensation Capacitors(pF)	C _{c1} =۴ C _{c2} =۱.۴	C _{c1} =۰.۷ C _{c2} =۳	C _a =۱	C _a =۰.۷
Average SR(V/μS)	۱۸.۳	۱۳.۸	۶.۱	۵.۷۵
FOM _S MHz-pF/mW	۱۳۶	۲۰۸	۲۱۲۲	۴۲۰۰
FOM _L V/μS-pF/mW	۱۲۴	۱۴۸	۱۳۵۶	۱۲۷۸
CMOS Technology	۰.۶ μm	۰.۶ μm	۰.۳۵ μm	۰.۱۸ μm

دیده می‌شود که مدار پیشنهادی در برخی پارامترها نسبت به SCAFC بهبود یافته است. دو پارامتر ضریب شایستگی که مشخصه عملکرد سیگنال کوچک و سیگنال بزرگ سیستم می‌باشند به ترتیب از رابطه $FOM_L = \frac{SR \times CL}{power}$ و $FOM_S = \frac{GBW \times CL}{power}$ حاصل خواهد شد که میانگین سرعت چرخش و توان مصرفی ۹۰ میکرو وات است که بزرگ بودن FOM بیان کننده توپولوژی جبران‌سازی بهتری است.

۵- نتیجه گیری

در این مقاله راهکاری به جهت افزایش پهنای باند یک تقویت کننده سه طبقه تک خازنی با فیدبک فعال پیشنهاد شد که با استفاده از کسکود طبقه اول و همچنین عدم استفاده از یک گیت مشترک مجزا توانستیم با ایجاد یک مسیر پیشخور جریانی را در مدار تزریق کنیم که علاوه بر اینکه از بهره مدار کاسته نمی‌شود GBW مدار نیز تقریباً برابر می‌شود. تقویت کننده بحث شده در تکنولوژی ۰.۱۸ μm با ولتاژ تغذیه ۱.۲ V شبیه سازی شده است. و مقدار توان مصرفی ۹۰ μW می‌باشد.



شکل ۹: پاسخ پله تقویت کننده سه طبقه پیشنهاد شده

نتایج حاصل در جدول ۱ و ۲ پس از شبیه سازی بدست آمده است که در جدول ۱ مدار طرح شده با یک NMC معمول مورد مقایسه قرار گرفته است. و همچنین جدول شماره ۲ مدار پیشنهاد شده را با SCAFC و همچنین جبران‌سازی به روشهای مختلف را مقایسه می‌کند.

جدول ۱: مقایسه مدار پیشنهادی با یک NMC معمول

	NMC	This Work	
Loading(pF)	۱۵	۱۵	۲۰
GBW(MHz)	۲	۱۹.۳	۱۸.۹
Phase Margin(Deg.)	۶۰	۶۳	۵۹
SR ⁺ (V/μS)	۱.۸	۴.۱	۳.۹
SR ⁻ (V/μS)	۲.۱	۷.۸	۷.۶
DC Gain(dB)	>۱۰۰	>۱۰۰	
Power(mW@V _{DD})	۰.۲۶@۱.۵V	۰.۰۹@۱.۲V	
Compensation Capacitors(pF)	C _{c1} =۷.۱ C _{c2} =۵.۸	C _a =۰.۷	



مراجع

- [1] B. Razavi, Design of Analog CMOS Integrated Circuits, McGraw-Hill, 2000.
- [2] R. G. H. Eschauzier and J. H. Huijsing, Frequency Compensation Techniques for Low-Power Operational Amplifiers. Boston: Kluwer, 1995.
- [3] P. R. Gray, P. Hurst, S. Lewis, and R. G. Meyer, Analysis and Design of Analog Integrated Circuits, 5th ed., New York, NY: Wiley, 2001.
- [4] F. You, S. H. K. Embabi, and E. Sánchez-Sinencio, "Multistage amplifier topologies with nested $G_m - C$ compensation," *IEEE J. Solid-State Circuits*, vol. 32, no. 12, pp. 2000–2011, Dec. 1997.
- [5] K. N. Leung, P. K. T. Mok, W. H. Ki, and J. K. O. Sin, "Three-stage large capacitive load amplifier with damping-factor-control frequency compensation," *IEEE J. Solid-State Circuits*, vol. 35, pp. 221–230, Feb. 2000.
- [6] H.-T. Ng, R. M. Ziazaheh, and D. J. Allstot, "A multistage amplifier technique with embedded frequency compensation," *IEEE J. Solid-State Circuits*, vol. 34, pp. 339–347, Mar. 1999.
- [7] H. Lee and P. K. T. Mok, "Active-feedback frequency compensation for low-power multistage amplifiers," in *Proc. IEEE Custom Integrated Circuits Conf.*, Orlando, FL, May 2002.
- [8] H. Lee and P. K. T. Mok, "Active-feedback frequency-compensation technique for low-power multistage amplifiers," *IEEE J. Solid-State Circuits*, vol. 38, no. 3, pp. 511–520, Mar. 2003.
- [9] X. Fan, C. Mishra, and E. Sanchez-Sinencio, "Single Miller Capacitor Frequency Compensation Technique for Low-power Multistage Amplifiers," *IEEE J. Solid-State Circuits*, vol. 40, no. 3, pp. 584–592, Mar. 2005.
- [10] K. N. Leung and P. K. T. Mok, "Analysis of multistage amplifier-frequency compensation," *IEEE Trans. Circuits Syst. I*, vol. 48, pp. 1041–1056, Sept. 2001.
- [11] Song Guo, Hoi Lee: Single-Capacitor Active-Feedback Compensation for Small-Capacitive-Load Three-Stage Amplifiers. *IEEE Trans on Circuits and System* 56-II (10): 758-762. 2009.
- [12] H. Lee and P. K. T. Mok, "Advances in active-feedback frequency compensation with power optimization and transient improvement," *IEEE Trans. Circuits Syst. I, Reg. Papers*, vol. 51, no. 9, pp. 1690–1696, Sep. 2004.
- [13] Qiang Li · Jun Yi · Bo Zhang · Zhaoji Li, "A dual complex pole-zero cancellation frequency compensation with gain-enhanced for three-stage amplifier," *Analog Integr Circ Sig Process*. 48:175–180, 2006.
- [14] Z. Ranjbar, R. Ghayour, and E. Hamid Aminzadeh, "Single Miller Capacitor Feedforward Frequency Compensation on Three Stage Amplifiers for Large Capacitive load," *J. Basic and Applied Scientific Research*, 3(1s)720-725, 2013.
- [15] Pengfei Liao, Ping Luo, Bo Zhang, Zhaoji : Single capacitor with current amplifier compensation for ultra-large capacitive load three-stage amplifier. *Microelectronics Journal* (8): 712-717 2013.
- [16] S. O. Cannizzaro, A. D. Grasso, R. Mita, G. Palumbo, and S. Pennisi, "Design procedures for three-stage CMOS OTAs with nested-Miller compensation," *IEEE Trans. Circuits Syst. I, Reg. Papers*, vol. 54, no. 5, pp. 933–940, May 2007.
- [17] K. P. Ho, C. F. Chan, C. S. Choy, and K. P. Pun, "Reversed nested Miller compensation with voltage buffer and nulling resistor," *IEEE J. Solid-State Circuits*, vol. 38, no. 10, pp. 1735–1738, Oct. 2003.